Revision sheet: Introduction aux architectures microprocesseurs

📋 Plan du Cours

1. Architecture Von Neumann
2. Composants principaux
3. Cycle microprocesseur
4. Organisation interne
5. Gestion mémoire
6. Pipeline et superscalaire
7. HyperThreading
8. Caractéristiques microprocesseurs

📖 1. Architecture Von Neumann

🔑 Notions clés & Définitions

• Architecture de Von Neumann : Modèle d'ordinateur utilisant une mémoire unique pour stocker à la fois instructions et données, simplifiant le design mais créant un goulot d'étranglement lors des accès simultanés (p. 1).
• Bus unique : Canal de communication partagé par instructions et données dans l'architecture de Von Neumann, limitant la capacité d'accès parallèle et provoquant un goulot d'étranglement (p. 1).
• Composants principaux : Ensemble des éléments essentiels de l'architecture, comprenant l'Unité Arithmétique et Logique (ALU), l'unité de commande, la mémoire, et les dispositifs d'entrée-sortie (E/S) (p. 1).
• Unité Arithmétique et Logique (ALU) : Composant réalisant les opérations arithmétiques et logiques de base, telles que addition, soustraction, ET, OU, NON (p. 1).
• Mémoire partagée : Espace de stockage unique où sont conservés à la fois les instructions du programme et les données, accessible via le bus unique (p. 1).
• Cycle de traitement : Processus répétitif comprenant la recherche (fetch), le décodage, la recherche des opérandes, l'exécution, et le stockage du résultat, permettant l'exécution séquentielle des programmes (p. 3).

📝 Points essentiels

• L'architecture de Von Neumann simplifie la conception matérielle en partageant un seul espace mémoire et un seul bus pour instructions et données, mais elle souffre d’un goulot d’étranglement dû à l’accès séquentiel à la mémoire (p. 1).
• La séparation physique entre mémoire d'instructions et mémoire de données dans l'architecture de Harvard permet d'éviter ce goulot d'étranglement en utilisant deux bus distincts, mais augmente la complexité matérielle (p. 2).
• Le cycle de traitement d’un microprocesseur suit cinq étapes principales : recherche, décodage, recherche des opérandes, exécution, et stockage, avec une optimisation possible via la pré-extraction d'instructions pour masquer les latences mémoire (p. 3).
• La structure interne d’un microprocesseur inclut des composants tels que l’ALU, le registre d’état, le pointeur d’instruction, et l’unité de contrôle, qui coordonnent l’exécution des instructions via des signaux contrôlés par microcodes (p. 4-7).
• La mémoire est gérée par une unité spécifique (MMU) qui traduit les adresses logiques en adresses physiques, utilisant la segmentation ou la pagination pour optimiser l’accès mémoire (p. 9-13).
• La mise en œuvre du pipeline et de l’architecture superscalaire permet d’augmenter le débit d’exécution en chevauchant plusieurs étapes du cycle microprocesseur ou en exécutant plusieurs instructions en parallèle (p. 14-22).
• La technologie HyperThreading (SMT) crée des processeurs logiques multiples par cœur physique, permettant la simultanéité des threads pour améliorer la saturation des ressources et masquer les latences (p. 23).

💡 À retenir

L’architecture de Von Neumann, en utilisant une mémoire unique et un bus partagé, simplifie la conception mais limite la performance en raison du goulot d’étranglement, tandis que ses variantes comme Harvard cherchent à optimiser l’accès mémoire par séparation physique.

📖 2. Composants principaux

🔑 Notions clés & Définitions

• Unité Arithmétique et Logique (ALU) : Composant du microprocesseur chargé d'effectuer les opérations arithmétiques (addition, soustraction) et logiques (ET, OU, NON). Selon AUTEUR (date), elle constitue le cœur du traitement numérique en réalisant les calculs fondamentaux nécessaires à l'exécution des instructions.

• Registres internes : Mémoire rapide située à l’intérieur du microprocesseur, utilisée pour stocker temporairement les données, les résultats intermédiaires, ou les informations de contrôle. Parmi eux, l’accumulateur, le pointeur d’instruction (EIP), et les registres d’états (flags) jouent un rôle crucial dans la gestion du flux d’instructions et de données.

• Bus de données, bus d'adresses, bus de contrôle : Systèmes de communication internes reliant les composants du microprocesseur et la mémoire. Le bus de données transporte les informations, le bus d’adresses indique la localisation des données ou instructions, et le bus de contrôle synchronise et coordonne les opérations.

• Dispositifs d'entrée-sortie (E/S) : Interfaces permettant la communication entre le microprocesseur et l’extérieur (clavier, écran, périphériques). Ils facilitent l’échange d’informations avec le monde extérieur, en étant contrôlés par le microprocesseur via le bus de contrôle.

📝 Points essentiels

• L’ALU est le composant central pour l’exécution des opérations arithmétiques et logiques, utilisant souvent des registres internes comme l’accumulateur pour stocker temporairement les résultats. Elle fonctionne en réponse aux signaux de contrôle émis par l’unité de commande.

• Les registres internes sont essentiels pour la rapidité d’exécution, notamment le pointeur d’instruction (EIP) qui indique l’adresse de la prochaine instruction à exécuter, et les registres d’états (flags) qui stockent des indicateurs (zéro, dépassement, etc.) pour guider le flux de traitement.

• Le bus de données permet le transfert d’informations entre la mémoire, l’ALU, et les périphériques d’E/S, tandis que le bus d’adresses désigne l’emplacement mémoire concerné par l’opération en cours. Le bus de contrôle synchronise ces échanges en émettant des signaux spécifiques.

• La séparation physique entre composants (ex : ALU, registres, bus) optimise la vitesse et la coordination des opérations, notamment dans l’architecture de Harvard qui sépare mémoire d’instructions et mémoire de données pour permettre un accès simultané.

• La gestion des flux internes repose sur une hiérarchie organisée : unité de bus, unité de pré-extraction, unité de décodage et unité de contrôle, permettant une exécution efficace et optimisée des instructions.

💡 À retenir

Les composants principaux d’un microprocesseur, tels que l’ALU, les registres internes, et les bus, travaillent en synergie pour réaliser rapidement et efficacement les opérations de traitement, en étant orchestrés par l’unité de contrôle. Leur organisation influence directement la performance globale du système.

📖 3. Cycle microprocesseur

🔑 Notions clés & Définitions

• Cycle microprocesseur : Suite d'étapes successives permettant à un microprocesseur d'exécuter une instruction, comprenant fetch, decode, recherche opérandes, execute, et stockage du résultat. (source : contenu fourni)

• Fetch (Recherche) : Étape où le microprocesseur récupère l'instruction suivante en mémoire via le pointeur d'instruction. (source : contenu fourni)

• Decode (Décodage) : Analyse de l'instruction pour identifier l'opération (opcode) et les opérandes, préparant leur traitement. (source : contenu fourni)

• Recherche opérandes : Chargement des données nécessaires à l'exécution de l'instruction, si celles-ci ne sont pas déjà dans les registres. (source : contenu fourni)

• Execute (Exécution) : Réalisation de l'opération arithmétique ou logique par l'ALU ou autre unité interne. (source : contenu fourni)

• Stockage du résultat : Écriture du résultat de l'instruction dans la mémoire ou dans un registre, finalisant le cycle. (source : contenu fourni)

📝 Points essentiels

• Le cycle microprocesseur se décompose en cinq étapes fondamentales : fetch, decode, recherche opérandes, execute, et stockage du résultat, permettant une exécution séquentielle des instructions. (source : contenu fourni)

• La phase de fetch consiste à récupérer l'instruction suivante via le pointeur d'instruction, souvent optimisée par la pré-extraction d'instructions pour masquer les latences mémoire. (source : contenu fourni)

• Lors du décodage, l'unité de décodage sépare l'opcode des opérandes, en lançant le microcode correspondant pour l'exécution. (source : contenu fourni)

• La recherche d'opérandes peut impliquer le chargement anticipé de données en utilisant l'unité de pré-extraction, ce qui permet de réduire le temps d'attente lors de l'exécution. (source : contenu fourni)

• L'exécution est réalisée par l'ALU ou d'autres unités spécialisées, selon le type d'instruction, avec la possibilité de paralléliser certaines opérations dans un contexte de pipeline ou architecture superscalaire. (source : contenu fourni)

• Le stockage du résultat peut se faire en mémoire ou dans un registre, assurant la continuité du traitement pour la prochaine instruction. (source : contenu fourni)

• La technique d'optimisation par pré-extraction d'instructions permet de charger en avance les instructions suivantes, masquant ainsi les latences liées à l'accès mémoire. (source : contenu fourni)

💡 À retenir

Le cycle microprocesseur, en intégrant fetch, decode, recherche opérandes, execute, et stockage, constitue la base de l'exécution séquentielle des programmes, optimisée par la pré-extraction pour améliorer la performance.

📖 4. Organisation interne

🔑 Notions clés & Définitions

• Unité de Bus : Composant chargé de gérer les échanges entre le microprocesseur et le bus externe (adresse, données, contrôle). Elle supporte la pré-extraction en mode idle pour anticiper le transfert des instructions (voir unité de Pré-extraction).
• Unité de Pré-extraction : Composant qui charge en avance les instructions suivantes dans une "queue" afin de réduire les temps d'attente liés à l'accès mémoire, optimisant ainsi le flux d'exécution (voir cycle microprocesseur).
• Unité de Décodage : Composant qui sépare l'opcode (microcode) des opérandes (données ou adresses), permettant à l'unité de contrôle de coordonner l'exécution via microcodes (voir unité de Contrôle).
• Unité de Contrôle : Coordonne l'ensemble des opérations du microprocesseur en émettant des signaux de contrôle à partir de microcodes stockés en ROM, assurant la séquence correcte des étapes d'exécution.
• Unité de Décodage (référence) : Sépare l'instruction en opcode et opérandes pour préparer leur traitement par l'ALU ou autres unités internes.
• Microprocesseur : Circuit intégré complexe intégrant un jeu d'instructions, une ALU, des registres internes, et un mécanisme d'accès à la mémoire centrale, traitant les instructions via un cycle en phases (Fetch, Decode, Recherche opérandes, Execute, Stockage).

📝 Points essentiels

• L'architecture de Von Neumann utilise une mémoire unique pour instructions et données, partageant un bus unique, ce qui peut provoquer un goulot d'étranglement lors des accès simultanés (p. 1).
• La séparation physique des mémoires instructions et données dans l'architecture de Harvard permet des accès parallèles et augmente la vitesse d'exécution, mais complique la conception matérielle (p. 2).
• Le cycle microprocesseur comprend plusieurs phases : recherche (fetch), décodage (decode), recherche opérandes, exécution, et stockage, avec une optimisation par pré-extraction pour masquer les latences mémoire (p. 3).
• La gestion des échanges avec le bus externe est assurée par l'unité de Bus, qui supporte aussi la pré-extraction en mode idle (p. 6).
• L'unité de Pré-extraction anticipe les instructions suivantes pour améliorer le débit global du processeur (p. 6).
• La séparation opcode et opérandes par l'unité de Décodage permet une exécution efficace et une meilleure coordination via l'unité de Contrôle, qui pilote l'ensemble par microcodes (p. 6-7).
• La hiérarchie interne du microprocesseur, notamment avec l'ALU, les registres, et la gestion mémoire (MMU), optimise la rapidité et la capacité de traitement (p. 4-9).
• La gestion mémoire utilise la segmentation et la pagination pour minimiser les accès et maximiser l'espace adressable, en mode réel ou protégé (p. 10-13).
• Le pipeline et le mode superscalaire permettent de chevaucher plusieurs étapes d'exécution pour augmenter le débit, avec des stalls possibles en cas de dépendances (p. 14-22).
• La technologie HyperThreading crée des processeurs logiques multiples par cœur physique pour saturer les ressources et masquer les latences (p. 23).

💡 À retenir

L'organisation interne d'un microprocesseur repose sur une coordination fine entre unités de traitement, de contrôle, de gestion mémoire et de transfert, avec des techniques d'optimisation comme la pré-extraction et le pipeline pour maximiser la performance.

📖 5. Gestion mémoire

🔑 Notions clés & Définitions

• Unité de Gestion de Mémoire (MMU) : Composant matériel ou logiciel responsable de la traduction des adresses logiques utilisées par le processeur en adresses physiques correspondant à la mémoire réelle, permettant une gestion efficace et sécurisée de la mémoire (voir segmentation et pagination).
• Segmentation mémoire : Technique de division de la mémoire en segments distincts (CS, SS, DS, ES, FS, GS) qui représentent des unités logiques telles que le code, la pile ou les données. La segmentation permet une organisation flexible de la mémoire, adaptée à la structure du programme (voir architecture de Von Neumann).
• Pagination mémoire : Méthode de gestion de mémoire virtuelle consistant à découper la mémoire en pages de taille fixe (généralement 4 Ko). La mémoire virtuelle est organisée via des tables de pages qui traduisent les adresses logiques en adresses physiques, facilitant la gestion de l’espace mémoire et le swapping avec le disque (voir pagination).
• Mode réel (voir architecture de Von Neumann) : Mode d’adressage mémoire où l’adresse physique est calculée par : Adresse physique = Segment × 16 + Offset, avec une limite d’environ 1 Mo de mémoire accessible.
• Mode protégé : Mode d’adressage mémoire avancé permettant d’accéder à une mémoire plus grande (jusqu’à 64 To avec 32 bits) via des descripteurs, des sélecteurs et une gestion fine des droits d’accès, utilisant la segmentation et la pagination pour une gestion sécurisée et efficace.

📝 Points essentiels

• La MMU traduit les adresses logiques en adresses physiques, permettant la mise en œuvre de la segmentation et de la pagination pour une gestion flexible et sécurisée de la mémoire (voir unité de gestion de mémoire).
• La segmentation mémoire divise la mémoire en segments logiques (CS, SS, DS, ES, FS, GS), facilitant l’organisation du programme et la protection des différentes zones mémoire. En mode réel, l’adresse physique est calculée par une simple opération arithmétique : Segment × 16 + Offset. En mode protégé, la traduction se fait via des descripteurs et des sélecteurs, permettant une gestion plus fine et sécurisée.
• La pagination mémoire découpe la mémoire en pages fixes (4 Ko), avec une table de pages qui traduit une adresse logique en adresse physique. Elle permet la mémoire virtuelle, le swapping disque/RAM, et augmente la capacité d’adressage. La traduction d’une adresse logique en physique implique un index dans la table de pages, un répertoire, et un offset.
• La gestion combinée de segmentation et pagination optimise la performance en minimisant les accès mémoire et en maximisant l’espace adressable, tout en assurant la sécurité et la stabilité du système.
• La différence principale entre mode réel et mode protégé réside dans la complexité de la traduction d’adresses et la capacité d’accès à une mémoire plus grande, avec une gestion fine des droits en mode protégé (voir mode réel et mode protégé).

💡 À retenir

La gestion mémoire combine segmentation et pagination via la MMU pour optimiser la performance, la sécurité et la capacité d’adressage, en permettant une traduction efficace des adresses logiques en physiques dans différents modes d’opération.

📖 6. Pipeline et superscalaire

🔑 Notions clés & Définitions

• Pipeline : Technique consistant à chevaucher les différentes étapes du cycle d'exécution d'une instruction (fetch, decode, exécution, etc.) sur plusieurs instructions simultanément, afin d'augmenter le débit global du processeur. Selon l'architecture de Von Neumann (voir section 1), le pipeline permet de maximiser l'utilisation des ressources en superposant les opérations, mais peut entraîner des stalls en cas de dépendances entre instructions.

• Stalls : Interruptions temporaires du pipeline provoquées par des dépendances de données ou de contrôle, qui empêchent la poursuite normale du chevauchement des étapes. Ces stalls réduisent le gain de performance attendu du pipeline.

• Architecture superscalaire : Architecture microprocesseur permettant l'exécution parallèle de plusieurs instructions grâce à plusieurs unités d'exécution (multi-ALU/FPU). Elle recherche et décode plusieurs instructions en même temps, puis exécute ces instructions en parallèle pour augmenter le débit. La superscolarité repose sur la capacité à gérer efficacement la recherche et le rangement simultané des résultats.

📝 Points essentiels

• Le pipeline permet de multiplier par 4 à 5 le débit d'instructions en chevauchant les étapes d'exécution, comme illustré par le diagramme de chevauchement des cycles (p. 14). Cependant, il est sensible aux dépendances de données ou de contrôle, qui peuvent provoquer des stalls (p. 14).

• La technique de pipeline est fortement liée à l'architecture de Von Neumann, où le goulot d'étranglement provient du bus unique pour instructions et données (p. 1). La séparation physique des mémoires dans l'architecture de Harvard permet de réduire ces stalls en permettant des accès parallèles (p. 2).

• La superscolarité, en introduisant plusieurs unités d'exécution, permet d'exécuter plusieurs instructions simultanément, optimisant ainsi le débit global. Elle nécessite une gestion sophistiquée des dépendances et du rangement des résultats pour éviter les conflits (p. 22).

• La création de processeurs logiques via HyperThreading (SMT) permet de masquer les latences en simulant plusieurs threads d'exécution sur un seul cœur physique, augmentant ainsi l'utilisation des ressources (p. 23).

• La performance accrue par pipeline et architecture superscalaire dépend de la capacité à minimiser les stalls et à gérer efficacement la recherche et le stockage des instructions et résultats (p. 22-23).

💡 À retenir

Le pipeline et l'architecture superscalaire exploitent le chevauchement et l'exécution parallèle des instructions pour maximiser le débit, mais leur efficacité dépend de la gestion des dépendances et des stalls.

📖 7. HyperThreading

🔑 Notions clés & Définitions

• HyperThreading (SMT) : Technique permettant de créer plusieurs processeurs logiques par cœur physique, en simulant un multitâche simultané pour exploiter au maximum les ressources du processeur. Selon Intel (date non précisée), cette technologie vise à augmenter la performance en masquant les latences d'accès aux ressources.
• Création de processeurs logiques multiples : Processus par lequel un seul cœur physique apparaît comme plusieurs processeurs logiques au système d'exploitation, permettant l'exécution simultanée de threads.
• Simultanéité des threads : Capacité à exécuter plusieurs threads en parallèle sur un même cœur physique, optimisant l'utilisation des unités d'exécution et des caches.
• Saturation des ressources : Objectif d'utiliser pleinement les unités d'exécution, caches, et autres ressources matérielles du processeur en exécutant plusieurs threads en parallèle.
• Gain en performance par masquage des latences : Amélioration de la vitesse globale du traitement en masquant les délais liés aux accès mémoire ou autres latences internes, grâce à l'exécution simultanée de threads.

📝 Points essentiels

• HyperThreading est une technologie développée par Intel (date non précisée) qui permet de faire apparaître un seul cœur physique comme plusieurs processeurs logiques, en créant des threads simultanés.
• Elle repose sur le principe que, dans un cœur physique, différentes unités d'exécution peuvent être sous-utilisées ou en attente (latences mémoire, accès aux caches, etc.). En exécutant plusieurs threads, le processeur peut remplir ces unités inoccupées, augmentant ainsi la performance globale.
• La création de processeurs logiques par cœur physique permet une meilleure utilisation des ressources matérielles, notamment en contexte multitâche ou applications parallèles.
• La simultanéité des threads favorise la saturation des ressources, évitant les périodes d'inactivité des unités d'exécution.
• Le principal avantage est le gain en performance par masquage des latences, ce qui améliore la réactivité et la débit du processeur, notamment dans les environnements où la gestion des threads est efficace.
• La technologie est souvent associée à une architecture multi-cœurs, mais peut aussi être appliquée à un seul cœur physique pour améliorer ses performances.

💡 À retenir

L'HyperThreading (SMT) permet à un cœur physique de simuler plusieurs processeurs logiques, optimisant l'utilisation des ressources et masquant les latences pour augmenter la performance globale du système.

📖 8. Caractéristiques microprocesseurs

🔑 Notions clés & Définitions

• Fréquence (MHz/GHz) : Nombre de cycles par seconde d’un microprocesseur, exprimé en mégahertz (MHz) ou gigahertz (GHz). Elle détermine la vitesse de traitement des instructions.
• Taille des registres et bus : Capacité en bits des registres internes et des bus de communication, influençant la quantité de données traitables en une opération ou en un cycle. Par exemple, un registre de 32 bits peut traiter des données de 32 bits.
• Nombre de transistors : Composants électroniques sur le circuit intégré, leur augmentation permet d’accroître la complexité et la performance du microprocesseur. AUTEUR (date) : La croissance du nombre de transistors, comme illustré par l’évolution des microprocesseurs Intel, contribue à la puissance de traitement.
• MIPS (Millions d'instructions par seconde) : Indicateur de performance mesurant le nombre d’instructions qu’un microprocesseur peut exécuter en une seconde, exprimé en millions.
• Innovations : cache, FPU intégrée, prédiction de branchement, gravure fine : Améliorations technologiques visant à augmenter la vitesse et l’efficacité. La cache stocke temporairement des données pour réduire l’accès mémoire, la FPU intégrée accélère les calculs flottants, la prédiction de branchement optimise le flux d’instructions, et la gravure fine (microfabrication) réduit la taille des transistors pour améliorer la performance et réduire la consommation.

📝 Points essentiels

• La fréquence détermine la rapidité d’exécution, mais n’est pas le seul critère de performance.
• La taille des registres et bus (ex. 16, 32, 64 bits) influence la quantité de données traitées simultanément.
• L’augmentation du nombre de transistors (ex. 80486 avec 1,2 million) permet d’intégrer des fonctionnalités avancées comme la cache ou la FPU.
• La performance en MIPS a été un critère clé pour mesurer la puissance des microprocesseurs, notamment dans l’évolution des architectures Intel.
• Les innovations technologiques telles que la cache, la FPU intégrée, la prédiction de branchement et la gravure fine ont permis de maximiser la performance tout en réduisant la consommation énergétique.
• L’évolution des microprocesseurs Intel (80x86, 486, Pentium, etc.) illustre une progression continue en fréquence, nombre de transistors, et sophistication technologique, avec des innovations majeures comme le cache et la prédiction de branchement.

💡 À retenir

Les performances des microprocesseurs modernes résultent d’une combinaison de fréquence élevée, de taille de registres et bus adaptée, d’un nombre accru de transistors, et d’innovations technologiques telles que le cache et la gravure fine, permettant une exécution plus rapide et efficace des instructions.

📊 Tableaux de Synthèse

⚠️ Pièges & Confusions Fréquentes

1. Confondre architecture Von Neumann et Harvard : penser que la séparation mémoire est toujours présente dans Von Neumann.
2. Croire que le goulot d’étranglement est éliminé dans toutes les architectures modernes.
3. Confondre cycle microprocesseur et cycle machine : le premier étant une abstraction, le second un processus physique.
4. Oublier que l’ALU ne réalise que des opérations arithmétiques et logiques, pas de gestion mémoire.
5. Confusion entre registres internes et mémoire principale : les registres sont beaucoup plus rapides.
6. Penser que la gestion mémoire (segmentation/pagination) est uniquement une fonction de la mémoire, alors qu’elle est gérée par la MMU.
7. Sous-estimer l’impact du pipeline et de l’architecture superscalaire sur la performance.

✅ Checklist Examen

• Connaître la définition de l’architecture de Von Neumann et ses limitations (goulot d’étranglement).
• Savoir distinguer l’architecture de Harvard et ses avantages.
• Identifier les composants principaux d’un microprocesseur : ALU, registres, bus, unité de contrôle.
• Comprendre le rôle de l’ALU dans le traitement des opérations arithmétiques et logiques.
• Expliquer le fonctionnement des registres internes et leur importance pour la performance.
• Définir le cycle microprocesseur : fetch, decode, recherche opérandes, execute, stockage.
• Connaître le rôle de la mémoire dans la gestion des instructions et des données.
• Maîtriser le fonctionnement du pipeline et de l’architecture superscalaire pour augmenter le débit.
• Comprendre la technologie HyperThreading (SMT) et ses bénéfices pour la saturation des ressources.
• Identifier les caractéristiques clés d’un microprocesseur moderne : fréquence, nombre de cœurs, cache, technologie HyperThreading.
• Savoir comment la gestion mémoire (segmentation, pagination) est assurée par la MMU.
• Connaître les auteurs et concepts clés : Perroux sur la croissance, AUTEUR sur l’ALU, etc.