Hoja de repaso: Introduction aux architectures et microprocesseurs

📋 Plan du Cours

1. Machine simplifiée et cycle d'instruction
2. Repères historiques
3. Familles de microprocesseurs
4. Modèle de mémoire et MMU
5. ISA, assembleur et architectures
6. Pipeline, cache et optimisations
7. Entrées-sorties et multitâche
8. Questions typiques d'examen

📖 1. Machine simplifiée et cycle d'instruction

🔑 Notions clés & Définitions

• Von Neumann : Architecture où instructions et données partagent une structure de stockage unique accessible à la CPU via la mémoire.
• Opcode : Valeur binaire représentant une instruction à exécuter par le processeur.
• Pointeur d’instruction PC : Registre qui indique l’adresse de la prochaine instruction à récupérer.
• Registre d’instruction IR : Registre qui contient l’instruction actuellement en cours d’exécution.
• Write Back : Étape où le CPU recopie le résultat de l’instruction dans le registre prévu.

📝 Points essentiels

• Dans la machine simplifiée, l’exécution suit le trajet mémoire → instruction → registre → exécution → résultat.
• Après une instruction normale, le PC s’incrémente pour passer à la suivante, tandis qu’un saut ou une boucle peut changer le PC vers une adresse cible.
• Le CPU lit une instruction en la chargeant de la RAM vers l’IR, puis la réalise pendant l’étape d’exécution.
• Ordre pipeline/cycle à connaître : Instruction fetch, Instruction decode, Execution, Memory, Write Back.
• Write Back recopie un résultat dans un registre et ne recharge pas une nouvelle instruction.

💡 Astuce mémo

PC = prochaine case à lire, IR = carte en cours, Write Back = rendu du résultat dans le bon registre.

📖 2. Repères historiques

🔑 Notions clés & Définitions

• Jacquard : Machine électromécanique associée aux cartes perforées comme ancêtre du traitement automatisé d’instructions.
• Pascaline : Calculatrice mécanique ancienne citée comme repère d’histoire des machines de calcul.
• ENIAC / EDVAC : Repères de premiers ordinateurs cités dans l’évolution des machines vers le calcul électronique.

📝 Points essentiels

• Le métier à tisser Jacquard est associé aux cartes perforées dans les questions de type QCM.
• La Pascaline est citée comme machine mécanique ancienne dans les repères historiques.
• Le premier ordinateur à placer dans les choix d’examen se situe dans les années 1940.

📖 3. Familles de microprocesseurs

🔑 Notions clés & Définitions

• MOS 6502 : Processeur cité comme premier processeur des PC dans la réponse attendue à l’examen.
• Intel 8086 : Processeur 16 bits cité comme repère, avec séparation exécution/bus et notion de segmentation.
• Intel 80286 : Processeur cité avec registres 16 bits et segmentation avancée, sans MMU.
• ARM : Architecture RISC citée comme consommant peu d’énergie, avec mention de transistors et repère chronologique.
• PowerPC : Famille RISC associée à une alliance entre Motorola, Apple et IBM.

📝 Points essentiels

• Si l’on propose Intel 8088, MOS 6502 et Motorola 6800 pour “premier processeur des PC”, la réponse attendue est MOS 6502.
• Intel 8086 est présenté comme repère 16 bits avec segmentation et séparation exécution/bus.
• Intel 80286 est indiqué avec segmentation avancée mais sans MMU.
• ARM est présenté comme architecture RISC avec mention de 27 000 transistors et un repère en 1985.
• PowerPC est présenté comme repère RISC issu d’une alliance Motorola, Apple et IBM.

💡 Astuce mémo

MOS 6502 = “PC starter” attendu à l’examen.

📖 4. Modèle de mémoire et MMU

🔑 Notions clés & Définitions

• Flat Memory Model : Modèle où la mémoire est vue comme un grand espace contigu, rendant la relocation difficile.
• Pagination : Technique de gestion mémoire qui découpe l’espace et permet protection et adaptation au multitâche.
• MMU : Unité matérielle qui traduit les adresses logiques en adresses physiques et peut bloquer des accès interdits.
• Adresse logique : Adresse vue par le programme ou utilisée par le CPU avant traduction.
• Adresse physique : Adresse réelle dans la RAM correspondant à l’endroit effectivement stocké.

📝 Points essentiels

• Flat Memory Model n’apporte pas de protection, rend la relocation compliquée et se prête mal au multitâche.
• La pagination permet la protection mémoire et évite de déplacer tout le programme en bloc pour l’installer.
• Une MMU traduit logique → physique afin que le programme n’ait pas à connaître l’emplacement réel en RAM.
• La MMU peut interdire l’écriture dans certaines zones, pouvant conduire à une erreur type segmentation fault.
• La pagination a besoin d’une unité de traduction, la MMU, pour gérer les adresses correctement.

💡 Astuce mémo

Logique → MMU → Physique : la MMU est le traducteur + le gardien de la protection.

📖 5. ISA, assembleur et architectures

🔑 Notions clés & Définitions

• ISA : Spécification abstraite qui décrit les instructions, registres, opcodes et l’encodage compris et exécutés par un CPU.
• Langage assembleur : Langage où chaque instruction correspond à une instruction de l’ISA via des mnémoniques et des opérandes.
• Mnémonique : Nom lisible d’une instruction machine utilisé dans le langage assembleur.
• Opérande : Donnée ou registre manipulé par une instruction assembleur, par exemple dans add R1, R2, R3.
• Microcode : Technique d’implémentation qui découpe une instruction complexe en micro-opérations dans certaines architectures.

📝 Points essentiels

• Deux CPU peuvent partager une même ISA tout en ayant une implémentation interne différente.
• Un assembleur traduit le langage assembleur en code machine, sans confondre langage assembleur et programme généré.
• Les instructions de branchement changent l’ordre normal via jump ou branchement conditionnel.
• La philosophie RISC réduit surtout la complexité des instructions, avec peu de modes d’adressage complexes, et privilégie load-store.
• La réponse attendue en RISC en QCM inclut absence de microcode, peu de modes d’adressage, et pas d’instruction complexe comme la division.

💡 Astuce mémo

ISA = contrat logique ; assembleur = écriture lisible ; microcode = “décomposition interne” (pas RISC dans la philosophie du cours).

📖 6. Pipeline, cache et optimisations

🔑 Notions clés & Définitions

• Pipeline : Découpage de l’exécution en étapes pour traiter plusieurs instructions simultanément à des stades différents.
• Aléa du pipeline : Cause qui empêche le déroulement fluide du pipeline et peut créer des trous ou des dépendances non prêtes.
• Branch prediction : Mécanisme qui tente de prédire le résultat et/ou la direction d’un branchement afin de garder le pipeline plein.
• Mémoire cache : Mémoire rapide contenant des instructions ou données réutilisées pour éviter l’accès fréquent à la RAM.
• Register renaming : Optimisation interne qui renomme les registres afin d’améliorer l’exécution malgré des dépendances.

📝 Points essentiels

• Ordre à connaître pour le pipeline : Instruction fetch → Instruction decode → Execution → Memory → Write Back.
• Aléa structurel : conflit d’accès à une ressource matérielle ; la solution vue consiste à ajouter/dupliquer des ressources ou organiser différemment.
• Aléa de dépendance de données : une instruction attend un résultat non disponible ; la solution inclut NOP ou réordonnancement quand c’est possible.
• Aléa de contrôle : un saut conditionnel modifie le PC avant de connaître la prochaine instruction ; la branch prediction sert à réduire les trous.
• Le cache réduit le goulot entre CPU rapide et RAM lente, et les écritures doivent être synchronisées avec la RAM.

💡 Astuce mémo

Branch prediction = “deviner le prochain chemin” pour éviter les trous.

📖 7. Entrées-sorties et multitâche

🔑 Notions clés & Définitions

• Interruption : Signal envoyé au CPU pour lui demander d’exécuter du code lié à un périphérique.
• Polling : Technique où le CPU interroge en continu un périphérique pour vérifier s’il y a quelque chose à traiter.
• Multitâche coopératif : Mode où les programmes rendent la main volontairement au CPU lorsqu’ils le veulent.
• Multitâche préemptif : Mode où l’OS reprend automatiquement la main après un quantum ou une demande d’E/S.
• DMA : Technique où un périphérique transfère directement des données avec la mémoire, en impliquant moins le CPU.

📝 Points essentiels

• Une interruption : le périphérique demande l’attention, le CPU termine l’instruction en cours, sauvegarde le PC, exécute le code du device, puis restaure le PC.
• Polling est considéré mauvais dans le cours car il fait perdre du temps au CPU à vérifier sans arrêt les périphériques.
• En multitâche coopératif, la boucle/latence d’un programme peut bloquer le système si le programme ne rend pas correctement la main.
• En multitâche préemptif, l’OS utilise un quantum et un scheduler pour choisir quel programme reçoit le CPU.
• Memory mapped I/O utilise des adresses dans l’espace mémoire, tandis que DMA permet des transferts plus rapides avec moins d’implication CPU.

💡 Astuce mémo

Interruption = le périphérique appelle ; polling = le CPU check en boucle ; DMA = transfert direct, moins de charge CPU.

📖 8. Questions typiques d'examen

📝 Points essentiels

• Un saut conditionnel dépend de la valeur des flags et peut modifier directement le PC.
• Le PC est relié au bus d’adresse pour aller chercher l’instruction suivante en examen.
• Write Back copie un résultat dans le bon registre et ne recharge pas une instruction.
• Von Neumann implique une mémoire unique contenant à la fois instructions et données.
• En RISC selon le cours, la réponse QCM attend : pas de microcode, peu de modes d’adressage, et pas d’instruction complexe comme la division.

📅 Repères chronologiques

Date	Événement
-2500	Boulier comme ancêtre cité
-2000	Table numérique comme ancêtre cité
1617	Bâtons de Napier comme ancêtre cité
1652	Pascaline comme repère mécanique cité
1694	Calculatrice de Leibniz comme repère mécanique cité
1745	Métier Jacquard comme repère électromécanique cité
1885	Hollerith comme repère d’ordinateurs cité
1929	Enigma comme repère cité
1939	Bombe comme repère cité
1945	ENIAC / EDVAC comme repère cité

📊 Tableaux de synthèse

Rappel RISC vs CISC (philosophie attendue)

Caractéristique	RISC (cours)	CISC (cours)
Complexité des instructions	Instructions moins complexes	Instructions plus complexes
Microcode	Non dans la philosophie RISC	Peut exister pour décomposer une instruction complexe
Modes d’adressage	Peu de modes complexes	Peuvent être plus riches/complexes
Exemples cités	ARM, MIPS, PowerPC	x86 IA-32, DEC VAX, Motorola 68K

⚠️ Pièges & confusions fréquents

1. Confondre Write Back avec le fetch : Write Back copie un résultat dans un registre, tandis que fetch charge l’instruction depuis la RAM.
2. Dire que RISC “réduit le nombre d’instructions” : le cours insiste sur la réduction de la complexité, pas forcément du comptage.
3. Croire que Flat Memory Model apporte une protection mémoire : dans le cours, il n’en apporte pas et se prête mal au multitâche.
4. Interpréter l’aléa de contrôle comme un aléa de données : un saut conditionnel relève du chemin à prédire (PC et prochaine instruction).
5. Confondre adresse logique et adresse physique : la logique est vue par le programme, la physique est dans la RAM, traduite par la MMU.
6. Inverser interruption et polling : une interruption vient du périphérique, le polling est une vérification répétée par le CPU.

✅ Checklist Examen

1. Décrire le trajet simplifié mémoire → instruction → registres → exécution → résultat pour expliquer l’exécution côté CPU.
2. Expliquer à quoi servent PC et IR et leur rôle dans l’aller chercher puis exécuter une instruction.
3. Donner l’évolution du PC en instruction normale (incrément) et en saut/boucle (modification vers une cible).
4. Donner les étapes dans l’ordre du pipeline/cycle : fetch, decode, execute, memory, write back.
5. Justifier la différence entre fetch (charge instruction) et write back (copie résultat).
6. Identifier les repères historiques demandés : Jacquard et cartes perforées, Pascaline machine mécanique, premier ordinateur à placer dans les années 1940.
7. Reconnaître le premier processeur des PC attendu à l’examen quand MOS 6502 est proposé.
8. Donner les repères clés des familles cités : Intel 8086 (16 bits + segmentation), Intel 80286 (segmentation avancée, pas de MMU), ARM (RISC, repère 1985).
9. Expliquer Flat Memory Model et pourquoi il pose problème en multitâche : pas de protection, relocation compliquée, risque d’écrasement.
10. Expliquer la pagination et les apports attendus : protection mémoire, adaptation au multitâche, pas de relocation lourde.
11. Expliquer le rôle de la MMU : traduction logique → physique et blocage d’accès interdits.
12. Connaître l’idée centrale de l’ISA : contrat logique comprenant instructions disponibles, registres visibles, opcodes et encodage.
13. Distinguer langage assembleur et assembleur : mnémoniques/opérandes d’un côté, traduction vers le code machine de l’autre.
14. Comparer RISC vs CISC selon le cours : complexité réduite pour RISC, microcode absent en philosophie RISC, modes d’adressage peu complexes.