Revision sheet: Principes fondamentaux de l'architecture informatique

📋 Plan du Cours

1. Algèbre de Boole
2. Opérations logiques
3. Portes logiques
4. Circuits combinatoires
5. Modèle de Von Neumann
6. Unité centrale de traitement
7. Mémoire et stockage
8. Cycle d'instruction
9. Multiprocesseurs et multicœurs

📖 1. Algèbre de Boole

🔑 Notions clés & Définitions

• Algèbre de Boole (définie par George Boole en 1854) : système mathématique qui formalise les relations logiques à l’aide d’un ensemble de nombres booléens et d’opérations spécifiques, permettant de manipuler et simplifier des expressions logiques.

• Négation (¬) : opération qui inverse la valeur d’un élément booléen. Si un élément est vrai (1), sa négation est faux (0), et vice versa.

• Conjonction (∧) : opération logique qui renvoie vrai (1) uniquement si les deux opérandes sont vrais. Sinon, elle renvoie faux (0).

• Disjonction (∨) : opération logique qui renvoie vrai (1) si au moins un des opérandes est vrai. Elle ne renvoie faux (0) que si les deux sont faux.

• Tables de vérité des opérateurs de base : tableaux qui indiquent la valeur de l’expression booléenne en fonction des valeurs de ses opérandes. Par exemple, pour la conjonction :

  a	b	a ∧ b
  0	0	0
  0	1	0
  1	0	0
  1	1	1

• Règles et théorèmes de l’algèbre de Boole (d’après George Boole (1854)) : ensemble de lois permettant la simplification et la manipulation d’expressions booléennes, telles que l’associativité, la commutativité, l’idempotence, la distributivité, et le théorème de De Morgan.

📝 Points essentiels

• L’algèbre de Boole repose sur un ensemble de deux valeurs : 0 (faux) et 1 (vrai), et sur des opérations qui respectent des lois précises permettant de simplifier les expressions logiques.

• Associativité :

  • (x ∧ y) ∧ z = x ∧ (y ∧ z)
  • (x ∨ y) ∨ z = x ∨ (y ∨ z)

• Commutativité :

  • x ∧ y = y ∧ x
  • x ∨ y = y ∨ x

• Idempotence :

  • x ∧ x = x
  • x ∨ x = x

• Distributivité :

  • x ∧ (y ∨ z) = (x ∧ y) ∨ (x ∧ z)
  • x ∨ (y ∧ z) = (x ∨ y) ∧ (x ∨ z)

• Théorème de De Morgan :

  • ¬(x ∨ y) = (¬x) ∧ (¬y)
  • ¬(x ∧ y) = (¬x) ∨ (¬y)

• La simplification d’expressions booléennes utilise ces lois pour réduire la complexité des circuits logiques ou des formules.

💡 À retenir

L’algèbre de Boole formalise la logique binaire à travers des règles mathématiques, permettant de simplifier et d’optimiser les circuits et expressions logiques.

📖 2. Opérations logiques

🔑 Notions clés & Définitions

• Opérations logiques : Fonctions fondamentales en logique booléenne permettant de combiner ou d’inverser des valeurs binaires (0 ou 1). Elles incluent notamment ET (∧), OU (∨), et NON (¬).
  Source : Algèbre de Boole (voir section 1).

• Tables de vérité : Tableau synthétisant toutes les combinaisons possibles d’entrées pour une opération logique, et leur résultat correspondant. Elles permettent de définir précisément le comportement de chaque opération.
  Source : Algèbre de Boole.

• Relations entre opérations logiques et portes logiques : Correspondance entre les opérations booléennes et les composants électroniques (portes logiques). Par exemple, la porte AND réalise l’opération ∧, la porte OR réalise ∨, et la porte NOT réalise ¬.
  Source : Circuits logiques (voir section 1).

• Construction des portes logiques : Utilisation de transistors pour réaliser physiquement les portes NOT, NAND, NOR, qui sont des éléments de base dans la conception des circuits numériques.
  Source : Circuits d’ordinateur (voir section 1).

• Relations de base : La porte NAND et NOR sont dites "complètes", car elles permettent de construire toutes les autres portes logiques (NOT, AND, OR) à partir d’elles seules, en utilisant des lois de Morgan.
  Source : Circuits logiques.

📝 Points essentiels

• Les opérations logiques fondamentales sont ET (∧), OU (∨), et NON (¬), avec leurs tables de vérité respectives. La propriété 1 de l’algèbre de Boole établit que ces opérations respectent des règles comme l’associativité, la commutativité, l’idempotence, la distributivité, et la complémentarité, permettant de simplifier des expressions booléennes.
• La loi de De Morgan, formulée par A. De Morgan, montre que la négation d’une disjonction est équivalente à la conjonction des négations, et vice versa :
  ¬(x ∨ y) = (¬x) ∧ (¬y)
  ¬(x ∧ y) = (¬x) ∨ (¬y).
• Les portes logiques sont des circuits électroniques qui réalisent ces opérations : par exemple, une porte AND correspond à l’opération ∧, une porte OR à ∨, et une porte NOT à ¬. La construction physique de ces portes utilise des transistors, comme indiqué dans la propriété 2.
• Les portes NAND et NOR, étant "complètes", permettent de réaliser n’importe quelle fonction booléenne, ce qui est essentiel pour la conception de circuits numériques universels.

💡 À retenir

Les opérations logiques sont au cœur du fonctionnement des circuits numériques, leur représentation par des tables de vérité et leur réalisation à l’aide de portes logiques permettent de concevoir tous les circuits électroniques de traitement de l’information.

📖 3. Portes logiques

🔑 Notions clés & Définitions

• Transistors comme interrupteurs électroniques : Composants électroniques qui contrôlent le passage du courant entre deux bornes (collecteur et émetteur) en fonction de la tension appliquée à une troisième broche (la base). Selon PERROUX (date), ils se comportent comme des interrupteurs contrôlés par un signal électrique, permettant de réaliser des circuits logiques.

• Construction des portes NOT, NAND, NOR avec transistors : Utilisation de transistors pour réaliser des portes logiques de base. La porte NOT est réalisée en connectant une seule transistor dont la base contrôle la conduction. La porte NAND est construite avec deux transistors en série, et la porte NOR avec deux transistors en parallèle, comme le précise PERROUX (date).

• Portes NAND et NOR comme bases complètes : Ces portes sont dites "complètes" car elles peuvent construire toutes les autres portes logiques (AND, OR, NOT) à partir d’elles seules. Selon PERROUX (date), elles sont fondamentales en logique numérique pour la conception de circuits universels.

📝 Points essentiels

• Les transistors, en tant qu’interrupteurs électroniques, permettent de réaliser des portes logiques en contrôlant la conduction électrique selon la tension appliquée à leur base. La réalisation physique de ces portes repose sur cette propriété, avec une évolution technologique depuis les lampes jusqu’aux CMOS intégrés (PERROUX, date).

• La construction des portes NOT, NAND, NOR avec transistors est basée sur des configurations en série ou en parallèle :

  • NOT : un transistor contrôlant la sortie.
  • NAND : deux transistors en série, la sortie est reliée au premier collecteur.
  • NOR : deux transistors en parallèle, la sortie est reliée au premier collecteur.
    Ces configurations permettent de réaliser des opérations logiques fondamentales à partir de composants électroniques simples (PERROUX, date).

• Les portes NAND et NOR sont dites "complètes" car elles peuvent, à elles seules, construire n’importe quelle autre porte logique, ce qui en fait des blocs de base essentiels pour la conception de circuits logiques complexes (PERROUX, date).

• La réalisation physique des portes logiques doit prendre en compte des contraintes telles que la perte de tension, la température ou la rapidité, rendant la réalité plus complexe que la simple configuration théorique (PERROUX, date).

💡 À retenir

Les transistors, en tant qu’interrupteurs électroniques, permettent de construire des portes logiques fondamentales, notamment NAND et NOR, qui sont les blocs de base universels pour la conception de circuits numériques.

📖 4. Circuits combinatoires

🔑 Notions clés & Définitions

• Circuit logique combinatoire : Un assemblage acyclique de portes logiques dont les sorties dépendent instantanément des entrées, sans mémoire (définition de PORTES LOGIQUES). (source)
• Caractéristique acyclique : Propriété d’un circuit combinatoire qui ne comporte pas de rétroactions, assurant que le flux de signal ne forme pas de boucle (définition de Circuit logique combinatoire).
• Additionneur 1-bit : Circuit combinatoire réalisant l’addition de deux bits, avec sortie de somme et de retenue, utilisant la porte XOR pour la somme et la porte AND pour la retenue (exemple dans le source).
• Demi-additionneur : Circuit combinatoire simple qui additionne deux bits sans retenue entrante, utilisant la porte XOR pour la somme et la porte AND pour la retenue (exemple dans le source).
• Fonctions booléennes complexes : Fonctions dérivées de l’algèbre de Boole, réalisées par la combinaison de portes logiques NAND, NOR, AND, OR, NOT pour réaliser toute fonction booléenne (voir AUTEUR (date)**).
• Absence de mémoire : Caractéristique essentielle des circuits combinatoires, leur sortie dépend uniquement des entrées actuelles, sans stockage d’état (définition de Circuit logique combinatoire).

📝 Points essentiels

• Les circuits combinatoires sont acycliques : ils ne comportent pas de rétroactions, ce qui empêche toute boucle de rétroaction dans leur architecture, garantissant que leur sortie dépend uniquement des entrées présentes (source).
• La caractéristique acyclique assure que le flux de signal ne forme pas de boucle, permettant une réponse instantanée aux changements d’entrée (source).
• La réalisation d’additionneurs 1-bit et de demi-additionneur illustre l’utilisation de portes logiques pour effectuer des opérations arithmétiques de base, avec la porte XOR pour la somme et la porte AND pour la retenue (source).
• Les portes NAND et NOR sont dites complètes : elles peuvent construire toute fonction booléenne, ce qui permet de réaliser n’importe quel circuit combinatoire à partir d’elles (source).
• La absence de mémoire dans ces circuits signifie que leur sortie ne dépend que des entrées actuelles, sans stockage d’informations passées, ce qui limite leur utilisation aux fonctions statiques (source).

💡 À retenir

Les circuits combinatoires, acycliques et sans mémoire, réalisent instantanément toute fonction booléenne en combinant des portes logiques, notamment NAND et NOR, qui sont universelles.

📖 5. Modèle de Von Neumann

🔑 Notions clés & Définitions

• Modèle de Von Neumann (1945) : architecture informatique basée sur quatre composants principaux : l’Unité arithmétique et logique (UAL ou ALU), l’Unité de contrôle (UC ou CU), la mémoire, et les entrées/sorties, permettant un stockage unifié des programmes et des données en mémoire.

• Composants principaux :

  • UAL (Unité Arithmétique et Logique) : réalise les opérations arithmétiques et logiques sur les bits, selon Von Neumann (1945).
  • UC (Unité de Contrôle) : récupère, décode et exécute les instructions stockées en mémoire, en contrôlant le flux de données.
  • Mémoire : espace unique contenant à la fois les programmes et les données, accessible via un bus de communication.
  • Entrées/Sorties : dispositifs permettant l’interaction avec l’extérieur, connectés par des ports.

• Bus de communication : ensemble de lignes (adresse, données, contrôle) permettant l’échange d’informations entre la mémoire, l’UC, l’UAL, et les périphériques.

• Problèmes des circuits combinatoires :

  • Rétroactions : boucles non autorisées dans un circuit acyclique, empêchant la synchronisation.
  • Synchronisation : nécessité d’introduire des registres et une horloge pour gérer l’ordre et la stabilité des opérations, évitant les incohérences.

📝 Points essentiels

• Le modèle de Von Neumann repose sur un stockage unifié où instructions et données cohabitent dans la même mémoire, ce qui simplifie la conception mais introduit le problème du goulot d’étranglement lors de l’accès mémoire (voir propriété 5).

• La gestion du temps et la synchronisation des opérations sont assurées par l’introduction de registres (petites unités de mémoire très rapides) et d’une horloge périodique, permettant d’éviter les rétroactions indésirables dans les circuits.

• La structure du processeur comprend l’UC qui contrôle le flux, l’UAL qui réalise les opérations, et la mémoire qui stocke à la fois les instructions et les données, tous reliés par un bus de communication (voir propriété 6).

• La séquence d’instruction suit un cycle continu de chargement, décodage, et exécution, régulé par l’horloge, permettant une exécution séquentielle des programmes (voir propriété 10).

💡 À retenir

Le modèle de Von Neumann, fondé sur une architecture unifiée avec gestion synchronisée par registres et horloge, constitue la base des ordinateurs modernes, malgré ses limitations liées au goulot d’étranglement mémoire.

📖 6. Unité centrale de traitement

🔑 Notions clés & Définitions

• Unité centrale de traitement (CPU) : Composant principal de l’ordinateur regroupant l’Unité arithmétique et logique (UAL) et l’Unité de contrôle (UC), responsable de l’exécution des instructions (source : modèle de Von Neumann, 1945).
• Unité de contrôle (UC) : Composant du CPU chargé de récupérer, décoder et coordonner l’exécution des instructions en utilisant des registres internes tels que le registre d’instruction (IR) et le pointeur d’instruction (IP), ainsi que le microprogramme (source : modèle de Von Neumann, 1945).
• Registre d’instruction (IR) : Registre interne de l’UC contenant l’instruction courante à décoder et exécuter (source : modèle de Von Neumann, 1945).
• Unité arithmétique et logique (UAL) : Partie du CPU réalisant les opérations arithmétiques (addition, soustraction) et logiques (ET, OU, NON) sur des registres de travail, avec un accumulateur et un registre d’état (source : modèle de Von Neumann, 1945).
• Exécution d’instructions : Processus cyclique comprenant le chargement, le décodage et l’exécution, orchestré par l’UC, illustré par le cycle d’instruction (source : modèle de Von Neumann, 1945).

📝 Points essentiels

• Le CPU est la pièce maîtresse de l’architecture de Von Neumann, intégrant l’UAL et l’UC pour exécuter les programmes stockés en mémoire (source : modèle de Von Neumann, 1945).
• L’UC utilise des registres internes, notamment le registre d’instruction (IR) pour stocker l’instruction en cours, et le pointeur d’instruction (IP) pour indiquer l’adresse de la prochaine instruction à exécuter (source : modèle de Von Neumann, 1945).
• L’UAL réalise des opérations arithmétiques et logiques, stockant le résultat dans l’accumulateur et utilisant un registre d’état pour signaler les erreurs ou les résultats de comparaison (source : modèle de Von Neumann, 1945).
• La séquence d’exécution d’une instruction suit un cycle : chargement dans IR, décodage, puis exécution par l’UAL ou l’UC, selon le type d’opération (source : modèle de Von Neumann, 1945).
• La mémoire stocke à la fois les instructions et les données dans un espace d’adressage unique, permettant une lecture et une écriture via des bus spécifiques (source : modèle de Von Neumann, 1945).

💡 À retenir

L’unité centrale de traitement, composée de l’UAL et de l’UC, exécute de manière cyclique et synchronisée les instructions stockées en mémoire, formant le cœur du fonctionnement des ordinateurs selon le modèle de Von Neumann.

📖 7. Mémoire et stockage

🔑 Notions clés & Définitions

• Mémoire comme espace d’adressage contigu : La mémoire est organisée en une succession de cases contiguës, chacune identifiée par une adresse unique, permettant un accès séquentiel ou aléatoire aux données et programmes (voir propriété 5).

• Stockage des données et programmes dans la mémoire : Dans le modèle de Von Neumann, la mémoire stocke simultanément les instructions du programme et les données à traiter, utilisant un espace d’adressage unique (voir propriété 5).

• Différents types de mémoire :

  • Registres CPU : Petites unités de mémoire très rapides situées dans le processeur, stockant temporairement des valeurs pour le traitement immédiat (voir propriété 9).
  • RAM (Mémoire vive) : Mémoire volatile utilisée pour stocker temporairement les données et instructions en cours d’utilisation par le processeur (voir propriété 7).
  • Mémoire cache : Mémoire très rapide située entre le CPU et la RAM, stockant les données fréquemment utilisées pour accélérer l’accès (voir propriété 7).
  • Stockage persistant (disques durs, flash) : Mémoire non volatile permettant de stocker durablement les données et programmes, même en absence d’alimentation (voir propriété 7).

• Différence entre mémoire volatile (RAM) et mémoire morte (ROM) : La RAM est volatile, elle perd son contenu lorsque l’alimentation est coupée, tandis que la ROM est non volatile, conservant ses données même sans alimentation, utilisée pour stocker des instructions permanentes (voir propriété 7).

• Rôle des entrées/sorties et périphériques de stockage externes : Ces dispositifs permettent d’introduire des données dans la machine ou d’en sortir, via des ports connectés à des circuits électroniques, et sont souvent reliés à la mémoire via des adresses spécifiques (voir propriété 8).

📝 Points essentiels

• La mémoire dans le modèle de Von Neumann est organisée en espace d’adressage contigu, où chaque case possède une adresse unique, facilitant l’accès séquentiel ou direct aux données et instructions (voir propriété 5).

• La mémoire stocke à la fois les programmes et les données dans un espace unifié, permettant une flexibilité dans l’exécution des instructions (voir propriété 5).

• Les différents types de mémoire ont des caractéristiques distinctes : la rapidité, la volatilité, la capacité et la persistance. Les registres CPU sont très rapides mais limités en taille, la RAM est volatile et de taille moyenne, tandis que le stockage persistant est lent mais durable (voir propriété 7).

• La distinction entre mémoire volatile (RAM) et mémoire morte (ROM) est essentielle pour comprendre la gestion des données et la permanence des instructions dans un système informatique (voir propriété 7).

• Les périphériques externes de stockage, connectés via des ports, jouent un rôle crucial dans l’extension de la capacité de stockage et dans l’échange de données avec la machine (voir propriété 8).

💡 À retenir

La mémoire, organisée en espace d’adressage contigu, permet de stocker à la fois les programmes et les données, avec une hiérarchie de types (registres, RAM, stockage persistant) adaptée à la rapidité et à la durabilité, essentielle pour le fonctionnement efficace d’un ordinateur selon le modèle de Von Neumann.

📖 8. Cycle d'instruction

🔑 Notions clés & Définitions

• Cycle d’exécution d’une instruction (modèle de Von Neumann) (AUTEUR (1945) : principe fondamental) : processus continu par lequel l’ordinateur récupère, décode et exécute chaque instruction stockée en mémoire, synchronisé par une horloge globale. Il comprend trois phases : chargement, décodage et exécution.

• Langage machine (AUTEUR (1945) : instructions sous forme d’octets) : ensemble d’instructions codées en octets que l’unité de contrôle peut directement comprendre et exécuter. Chaque instruction correspond à une opération spécifique, stockée en mémoire.

• Rôle des registres IP et IR (AUTEUR (1945) : composants clés du cycle) :

  • IP (Pointeur d’instruction) : registre qui contient l’adresse de la prochaine instruction à exécuter.
  • IR (Registre d’instruction) : registre qui stocke l’instruction en cours de décodage et d’exécution.

• Synchronisation par horloge globale (AUTEUR (1945) : mécanisme de coordination) : signal périodique qui rythme le cycle d’instruction, assurant la synchronisation des opérations de chargement, décodage et exécution.

• Exemple d’instruction (LOD, ADD, STO) (AUTEUR (1945) : illustration pratique) :

  • LOD [104] : charge dans un registre une valeur située à l’adresse 104.
  • ADD [105] : additionne la valeur à l’adresse 105 à celle dans le registre.
  • STO [106] : stocke le résultat dans l’adresse 106.

📝 Points essentiels

• Le cycle d’instruction selon le modèle de Von Neumann (1945) est une boucle continue où chaque instruction est récupérée via le registre IP, transférée dans le registre IR, puis décodée et exécutée, en utilisant l’unité arithmétique et logique ou l’unité de contrôle.
• La phase de chargement consiste à récupérer le mot d’instruction à l’adresse indiquée par IP, puis à le placer dans IR.
• La phase de décodage interprète l’instruction dans IR pour déterminer l’opération à effectuer.
• La phase d’exécution réalise l’opération (calcul, branchement, lecture/écriture mémoire) en utilisant l’UAL ou l’UC.
• La synchronisation par horloge garantit que chaque étape se déroule à intervalles réguliers, évitant les incohérences temporelles.
• La mise en œuvre concrète de ces cycles est illustrée par des exemples d’instructions comme LOD, ADD, STO, qui montrent la récupération, le traitement et le stockage de données.

💡 À retenir

Le cycle d’instruction, orchestré par le modèle de Von Neumann (1945), repose sur la succession synchronisée de chargement, décodage et exécution, avec les registres IP et IR jouant un rôle central dans la gestion de la séquence des instructions.

📖 9. Multiprocesseurs et multicœurs

🔑 Notions clés & Définitions

• Architecture monoprocesseur : système avec une seule Unité Centrale de Traitement (UCT) qui exécute un seul cycle de Von Neumann à la fois, limitée à un seul processeur physique (voir section 6, propriété 10).
• Architecture multiprocesseur : système doté de plusieurs processeurs physiques, chacun pouvant exécuter indépendamment des cycles de Von Neumann, permettant un traitement parallèle accru (voir section 9, définition 10).
• Processeur multicœur : une seule puce intégrant plusieurs unités de traitement (UT ou cores), partageant la mémoire et la gestion par le système d’exploitation (voir section 9, définition).
• Répartition des processus : rôle du système d’exploitation qui distribue les processus et tâches sur les différents cœurs pour optimiser l’utilisation des ressources et améliorer la performance (voir section 9, remarque).
• Limitation d’une UCT : chaque unité centrale ne peut exécuter qu’un seul cycle de Von Neumann à la fois, ce qui impose une limite à la parallélisation au niveau d’un seul processeur (voir section 9, propriété 10).

📝 Points essentiels

• Les architectures monoprocesseur sont limitées par leur capacité à exécuter un seul cycle de Von Neumann à la fois, ce qui limite la performance en traitement parallèle (voir section 9, propriété 10).
• Les architectures multiprocesseurs permettent d’augmenter la puissance de calcul en utilisant plusieurs processeurs physiques, chacun pouvant fonctionner indépendamment ou en coordination (voir section 9, définition 10).
• Les processeurs multicœurs, intégrés sur une seule puce, combinent plusieurs unités de traitement pour une efficacité accrue, tout en partageant la mémoire et les ressources du système (voir section 9, définition).
• La répartition des processus par le système d’exploitation sur les cœurs est essentielle pour exploiter pleinement le potentiel des architectures multicœurs, notamment dans les systèmes modernes (voir section 9, remarque).
• La limitation d’une UCT à exécuter un seul cycle de Von Neumann à la fois impose de multiplier les processeurs ou cœurs pour améliorer la performance globale d’un système (voir section 9, propriété 10).

💡 À retenir

Les architectures multicœurs, en regroupant plusieurs unités de traitement sur une seule puce, permettent une exécution parallèle efficace, mais chaque unité ne peut effectuer qu’un seul cycle de Von Neumann à la fois, ce qui nécessite une gestion intelligente par le système d’exploitation.

📊 Tableaux de Synthèse

Opération / Porte	Fonction	Table de vérité	Auteur / Référence
Négation (¬)	Inversion		George Boole (1854)
Conjonction (∧)	ET		George Boole (1854)
Disjonction (∨)	OU		George Boole (1854)
Porte AND	∧		Circuits logiques
Porte OR	∨		Circuits logiques
Porte NOT	¬		Circuits logiques
Porte NAND	Non-ET		Circuits logiques
Porte NOR	Non-OU		Circuits logiques

⚠️ Pièges & Confusions Fréquentes

1. Confondre la négation ¬ avec la porte NOT, qui réalise cette opération en électronique.
2. Croire que la porte NAND ou NOR ne peut pas réaliser toutes les autres portes logiques — elles sont "complètes".
3. Confusion entre les lois de l’algèbre de Boole (associativité, distributivité) et leur application pratique dans la simplification.
4. Omettre que la loi de De Morgan permet de transformer une expression avec des portes NAND en une équation avec des portes NOR, ou inversement.
5. Confusion entre la table de vérité d’une opération et sa représentation physique.
6. Ignorer que les transistors en série ou en parallèle réalisent respectivement les portes NAND ou NOR.
7. Négliger les contraintes physiques (perte de tension, température) dans la réalisation concrète des portes logiques.

✅ Checklist Examen

• Connaître la définition de l’algèbre de Boole et ses principes fondamentaux (George Boole, 1854).
• Maîtriser les opérations logiques de base : négation, conjonction, disjonction, et leurs tables de vérité.
• Savoir associer chaque opération à sa porte logique correspondante (AND, OR, NOT).
• Comprendre le rôle et la construction des portes NAND et NOR comme blocs universels.
• Connaître le fonctionnement des transistors en tant qu’interrupteurs pour réaliser des portes logiques.
• Savoir construire une porte NOT, NAND, NOR à partir de transistors.
• Identifier une expression booléenne simplifiée à l’aide des lois de l’algèbre de Boole.
• Maîtriser le théorème de De Morgan et ses applications dans la conception de circuits.
• Connaître la différence entre circuits combinatoires et séquentiels.
• Comprendre le modèle de Von Neumann et ses composants principaux.
• Savoir décrire le cycle d’instruction dans un processeur.
• Connaître la structure et le rôle de l’unité centrale de traitement (UCT).
• Identifier les différentes mémoires et leur rôle dans le stockage de données.
• Comprendre le principe des multiprocesseurs et multicœurs.
• Savoir expliquer le fonctionnement d’un cycle d’instruction.
• Maîtriser la différence entre mémoire volatile et mémoire non volatile.
• Connaître les références clés : George Boole (1854), PERROUX (transistors), De Morgan (lois).