Scheda di revisione: Architecture des systèmes et mémoire

📌 L'essentiel

• Support physique de la mémoire : DIP, SIPP, SIMM, DIMM, RDRAM.
• Organisation interne des cellules mémoire : lignes, colonnes, décodeurs.
• Types de mémoire : SRAM (rapide, sans rafraîchissement), DRAM (densité plus élevée, rafraîchissement requis), ROM, PROM.
• Signaux de contrôle : CS*, R/W*, OE*, CAS*, RAS*.
• Calcul de capacité mémoire : $C = 2^{k} \times n$ bits, où $k$ = nombre de lignes d'adresse, $n$ = longueur d’un mot.
• Parité mémoire : bit supplémentaire pour la détection d’erreurs.
• Techniques d’extension : addition de modules, augmentation de longueur de mots ou nombre de mots.
• Synchronisation et timing : cycles, délais ($t_{SS}$, $t_{SH}$, $t_{DOE}$, $t_{HZOE}$).
• Organisation physique : décodeurs lignes/colonnes, câblage, architecture mémoire.

📖 Concepts clés

Support physique : Ensemble de composants permettant d’accueillir la mémoire (DIP, SIMM, DIMM, RDRAM), avec configurations et brochages spécifiques.

Structure physique : Organisation des cellules, avec un nombre de lignes ($k$ bits d’adresses) et un nombre de bits par mot ($n$).

Types de mémoire :

• SRAM : mémoire statique, rapide, ne nécessite pas de rafraîchissement.
• DRAM : mémoire dynamique, dense, nécessite un rafraîchissement périodique.
• ROM : mémoire en lecture seule, non modifiable.
• PROM : mémoire programmable une seule fois.

Parité mémoire : ajout d’un bit de parité pour vérifier l’intégrité. Si la somme des bits de données + parité n’est pas correcte, une erreur est détectée.

Timing mémoire : contrôle précis des délais d’accès, synchronisation par signaux ($t_{SS}$, $t_{SH}$, $t_{DOE}$, $t_{HZOE}$).

Signaux de contrôle :

• CS** : sélection du module mémoire.
• R/W** : mode lecture/écriture.
• OE** : activation de la sortie en lecture.
• CAS / RAS : sélection de ligne ou colonne pour accéder à la mémoire.

Organisation des cellules : décodeurs pour lignes et colonnes, organisation interne selon la structure physique des modules.

📐 Formules et lois

Capacité mémoire :
$C = 2^{k} \times n \text{ bits}$

avec :

• $k$ = nombre de bits d’adressage (nombre de lignes d’adresse).
• $n$ = longueur du mot (nombre de bits par mot).

Parité :
Somme des bits = paire ou impaire, selon le mode utilisé, permettant la détection d’erreurs simples.

Capacité d’un processeur :
$Cp = EA \times N$

où :

• $EA = 2^{\text{largeur du bus d’adresse}}$,
• $N$ = largeur du bus de données.

🔍 Méthodes

1. Calculer la capacité mémoire : $C = 2^{k} \times n$.
2. Déterminer le nombre de modules nécessaires : capacité totale / capacité d’un module.
3. Organiser la mémoire en lignes (décodeurs RAS), colonnes (décodeurs CAS).
4. Câbler les signaux de contrôle, adr, data selon l’architecture.
5. Vérifier si la capacité dépassant un module, ajouter des modules en parallèle.
6. Choisir la mémoire adaptée à l’application (rapide, haute capacité, budget).

💡 Exemples

• Une mémoire avec 15 bits d’adresse et 16 bits par mot :
  $C = 2^{15} \times 16 = 32768 \times 16 = 524288 \text{ bits} = 64 \text{ Ko}$
• Organisation d’un DIMM 64 bits avec 168 broches : schéma d’organisation ligne/colonne, décodeurs nécessaires.
• Câblage pour un processeur avec bus d’adresse 17 bits et 8 bits de données : nécessite plusieurs modules, détermine leur nombre et câblage.

⚠️ Pièges

• Confusion entre organisation interne (cellules, lignes, colonnes) et support physique (DIP, DIMM).
• Mauvaise gestion des signaux de contrôle, provoquant des conflits ou incohérences.
• Négliger le rafraîchissement en DRAM, entraînant la perte de données.
• Confondre parité mémoire avec détection d’erreurs avancée (ECC).
• Calcul incorrect de capacité ou nombre de modules nécessaires.
• Erreurs dans le câblage ou l’écartement des broches pour des modules DIMM.

---